


позволяют утверждать, что существенное улучшение разборчивости речи наблюдается в том случае, когда обеспечен подъем АЧХ микрофонного усилителя на частотах 1,5 — 2 кГц. При этом чаще всего желательно снизить уровень низкочастотных компонентов речи на частотах 300 — 500 Гц. Вообще говоря, на разборчивость речи влияют и другие факторы, в частности, параметры микрофона, индивидуальные особенности голоса оператора, акустика помещения, в котором работает оператор, и т.д.

Рис. 2



Как правило, устройства (эквалайзеры), позволяющие комплексно учесть влияние указанных факторов на разборчивость речи, являются довольно сложными, и в последнее время многие радиолюбители предпочитают приобретать фирменные эквалайзеры, а затем настойчиво "изводить" корреспондентов в поисках АЧХ, обеспечивающей "студийное качество сигнала".

Радиолюбитель, не отягощенный подобными заботами, может поступить проще — самостоятель-

но изготовить эквалайзер (рис.1), который позволяет получить АЧХ микрофонного усилителя, требуемую для улучшения разборчивости SSB-сигнала. Цепочка С1-С2-RV1 образует фильтр верхних частот, а конденсатор С3 и цепочка R5-C7 обеспечивают ограничение частот "сверху". Форма АЧХ (рис.2) регулируется подстроечным резистором RV1.

Базовый вариант эквалайзера предназначен для работы с электретным микрофоном. При использовании динамического микрофона потребуется изготовить

Д.СОБОЛЬ, EU1CC,
Г.ПЕЧЕНЬ EW1EA.

г.Минск.

Многие радиолюбители, увлекающиеся программно-определенной приемо-передающей радиоаппаратурой (Software Defined Radio — SDR), изготавливают трансиверы на базе схемных решений, реализованных в трансивере SDR-1000 американской фирмы FlexRadio Systems. Аппаратная часть этого трансивера довольно проста, т.к. основная обработка принимаемого сигнала осуществляется программой PowerSDR, которая запускается на персональном компьютере.

В гетеродине трансивера SDR-1000 используется микросхема AD9854 прямого синтеза частоты (Direct Digital Synthesis — DDS), которая тактируется сигналом опорной частоты 200 МГц. При такой тактовой частоте микросхема формирует достаточно чистый выходной сигнал на частотах до 65 МГц. Другое важное достоинство микросхемы AD9854 заключается в том, что она имеет два выхода, на которых сигналы сдвинуты по фазе на 90°, т.е. микросхема формирует квадратурные ВЧ сигналы. В трансивере SDR-1000 эти сигналы используются для работы ключевого квадратурного дискретационного смесителя (детектора Tayloe), на выходах которого получаются квадратурные НЧ сигналы. Затем эти сигналы поступают на вход звуковой карты для последующей компьютерной обработки программой PowerSDR (подавления нерабочей боковой полосы, частотной селекции, формирования требуемой АЧХ и т.д.).

Приемник с квадратурным смесителем и гетеродином на микросхеме AD9854 обеспечивает очень широкий рабочий диапазон частот — от десятков килогерц до 65 МГц. Для перестройки частоты гетеродина от программы PowerSDR на входы микросхемы AD9854 через параллельный порт компьютера (LPT) поступа-

дополнительный каскад усиления на транзисторе VT1.


Дроссели Dr1 — Dr4 требуются для подавления наводок от сигнала передатчика и могут быть намотаны на любых подходящих торoidalных ферритовых сердечниках.

*По материалам статьи
"Improving the intelligibility of SSB transmissions",
опубликованной в журнале
"RadCom", №3/2009.*

Конвертор кода для DDS-гетеродина SDR-трансивера

ют данные PD0 — PD7 (рис.1), а также сигналы C2 и C3 записи в промежуточные регистры данных и адреса соответственно.

Рис. 1



К сожалению, микросхема AD9854 не лишена определенных недостатков. В частности, при работе на ней рассеивается очень большая мощность (до 3,5 Вт), поэтому требуется применять эффективный теплоотвод. Другая проблема, порождаемая использованием AD9854 в качестве гетеродина для квадратурного смесителя, — неточность поддержания фазового сдвига 90° выходных сигналов при работе в широкой полосе частот. Дело в том, что для подавления побочных составляющих, неизбежно присутствующих в спектре выходного сигнала, сформированного микросхемой прямого синтеза частоты, этот сигнал обязательно пропускается через фильтр нижних частот (ФНЧ). Реальная фазочастотная характеристика ФНЧ всегда имеет некоторую неравномерность, что приводит к зависимости фазы сигнала на выходе фильтра от частоты. Ситуация еще больше ухудшается, когда на выходах микросхемы установлено несколько отдельных

ФНЧ. Так, в оригинальном трансивере SDR-1000 используется четыре ФНЧ, а в самодельном синтезаторе [1] — два. Вследствие неравномерности фазочастотной характеристики ФНЧ и неизбежного технологического разброса используемых в нем компонентов фазовый сдвиг между ВЧ сигналами, подаваемыми на квадратурный смеситель, может заметно отличаться от 90° и зависит от частоты. В свою очередь, это приводит к фазовому разбалансу между НЧ сигналами, поступающими в компьютер.

Программа PowerSDR позволяет скорректировать (автоматически или вручную) фазовый и амплитудный разбаланс входных НЧ сигналов по максимальному подавлению нерабочей боковой полосы (оно может достигать 90 дБ), но... только на одной определенной частоте, на которой проводится калибровка. При перестройке даже в пределах одного "широкого" любительского диапазона подавление нерабочей боковой может значительно меняться — от 80 — 90 до 50 — 60 дБ.

Некоторые радиолюбители с этим мирятся, другие проводят калибровку подавления нерабочей боковой полосы на разных частотах одного диапазона и на различных диапазонах и сводят полученные данные в таблицу, которой постоянно пользуются как при перестройке внутри "широкого" диапазона, так и при переходе на другой диапазон.

Есть ли выход из этой ситуации? Разумеется, и он давно известен в технике прямого преобразования. Для получения стабильных по фазе квадратурных ВЧ сигналов в широкой полосе частот следует применять цифровой фазовращатель на D-триггерах [2] или на сдвиговом регистре [3]. Диапазон рабочих частот цифрового фазовращателя начинается с единиц герц и заканчивается

максимально допустимой частотой переключения триггеров. Точность поддержания фазового сдвига определяется только задержкой распространения сигнала в микросхемах и окружающих их цепях. Поэтому очень важна правильная разводка и симметрия ВЧ цепей.


Однако частота входного сигнала, подаваемого на квадратурный цифровой фазовращатель, должна быть в 4 раза выше частоты приема или передачи. Очевидно, что в гетеродине потребуется применить микросхему прямого синтеза частоты, которая формирует достаточно чистый выходной сигнал частотой до 120 МГц (если граничная частота трансивера не превышает 30 МГц) или до 220 МГц (для трансивера с диапазоном 50 МГц). Такие микросхемы в настоящее время выпускаются и вполне доступны радиолюбителям, как, впрочем, и триггеры, работающие на частотах до 300 МГц.

Правда, уже на частотах 25 — 30 МГц большую роль в точности поддержания фазового сдвига 90° начинает играть правильная разводка проводников печатной платы, и по мере повышения частоты обеспечить требуемую точность фазового сдвига становится все сложнее. Поэтому в самодельном SDR-трансивере вполне можно довольствоваться принципом разумной достаточности и ограничиться верхней рабочей частотой 30 МГц.

Недорогие и доступные радиолюбителям микросхемы AD9951 — AD9954 обеспечивают довольно качественный выходной сигнал частотой до 160 МГц при максимальной тактовой частоте 400 МГц, которую можно получить умножением частоты сигнала опорного кварцевого генератора (в радиолюбительских конструкциях часто используются генераторы на частоту 80 или 100 МГц). При этом мощность, рассеиваемая

микросхемой AD9951 (AD9952 — AD9954), составляет менее 200 мВт, т.е. более чем в 10 раз меньше мощности, рассеиваемой микросхемой AD9854! Кроме того, микросхемы серии AD9951 — AD9954 имеют 14-разрядный цифроаналоговый преобразователь (AD9854 — 12-разрядный) и, соответственно, более качественный выходной сигнал по сравнению с AD9854.

Рис. 2



Управляющие сигналы и данные поступают в микросхемы AD9951 — AD9954 через последовательный интерфейс, а не через параллельный, как в синтезаторе на микросхеме AD9854, управляемом программой PowerSDR. При использовании в SDR-трансивере синтезатора частоты на микросхеме AD9951 (AD9952 — AD9954) для обеспечения совместимости с программой PowerSDR требуется конвертировать команды и данные в формате AD9854 в команды и данные в формате AD9951 (AD9952 — AD9954) с учетом того, что выходная частота синтезатора должна быть в 4 раза выше частоты приема или передачи. Проще всего задача конвертации кода решается с помощью микроконтроллера. В данной конструкции (рис.2) применен 16-битный микроконтроллер PIC24F32GA004 фирмы Microchip. Этот микроконтроллер выбран исходя из следующих соображений. Во-первых, он имеет встроенный

генератор частотой 8 МГц и умножитель частоты на 4. Таким образом, ядро микроконтроллера работает с тактовой частотой 32 МГц, и все сигналы с этой частотой находятся “внутри” микроконтроллера, что очень важно для радиоприемного устройства (ведь микроконтроллер не должен создавать помех радиоприему).

Во-вторых, командный такт микроконтроллера PIC24F32GA004 равен

напрям +3,3 В. Так обеспечивается полная совместимость с уровнями сигналов на LPT-порте (или с 5-вольтовой микросхемой буфера порта) и управляющими сигналами для DDS-микросхем AD9951 — AD9954 (максимальный уровень для этих сигналов составляет 3,3 В). Если планируется использовать микросхему буфера LPT-порта, питающуюся напряжением +3,3 В, то никаких изменений в схему кон-

вертора кода вносить не нужно — микроконтроллер “на ура” воспримет входные сигналы с уровнем 3 В.

Напряжение питания микроконтроллера не должно превышать 3,3 В. Его ядро питается напряжением 2,7 В через встроенный преобразователь напряжения. Блокировочный керамический конденсатор емкостью 10 мкФ этого стабилизатора подключен к выводу 6 микроконтроллера. При желании, можно использовать внешний преобразователь, при этом вывод 7 микроконтроллера необходимо подключить к цепи Vcc.

Во время работы с программой PowerSDR микроконтроллер ожидает возникновения прерывания по линии C2 или C3. Если прерывание возникло по линии C2, то записываются данные, поступившие с LPT-порта по линиям PD0 — PD7. Когда прерывание возникает по линии C3, записывается адрес регистра микросхемы AD9854. В частности, код

частоты заносится по 6 адресам: 48 бит/8 (один байт) = 6. Учитывая, что микросхемы AD9951 — AD9954 имеют 32-разрядный ЦАП, 2 младших байта просто отбрасываются.

В связи с тем, что микросхемы AD9951 — AD9954 тактируются частотой 400 МГц, а AD9854 — 200 МГц, и для работы квадратурного фазовращателя требуется сигнал, частота которого в 4 раза выше частоты приема (передачи), частота, которая должна быть записана в AD9951, умножается на 2. После таких неложных вычислений полученный код по последовательному порту загружается в микросхему AD9951.


Минимальная выходная частота на выходе DDS-микросхемы, ограниченная программно, — 4 МГц, следовательно, нижняя граничная частота SDR-трансивера — 1 МГц. Максимальная рабочая частота трансивера определяется параметрами микросхемы 74AC74, которая устойчиво функционирует на частотах до 120 МГц. Таким образом, верхняя граничная частота трансивера составляет не менее 30 МГц. Для ее повышения потребуется использовать D-тригеры с большим быстродействием.

Конвертация кода из формата AD9854 в формат AD9951 (AD9952 — AD9954) происходит совершенно незаметно для пользователя программы PowerSDR. Даже при очень быстрой перестройке частоты в программе PowerSDR время между посылками данных по LPT-порту составляет не менее 250 мс, а вся процедура конвертации кода занимает не более 300 мкс (включая время поступления данных по LPT-порту)!

Программное обеспечение конвертора кода [5] поддерживает установку множителя DDS в программе PowerSDR. Так, при использовании кварцевого генератора частотой 80 МГц для тактирования микросхемы AD9951 в настройках программы PowerSDR (рис.3) необходимо установить множитель DDS = 5 ($80 \times 5 = 400$ МГц — тактовая частота микросхем AD9951 — AD9954).

Отладочный вариант конвертора

Рис. 3




кода был изготовлен на небольшой печатной плате и подключен к синтезатору частоты [4] на микросхеме AD9951. Если конвертор кода будет использоваться с этим синтезатором, то микросхему PIC16F877A следует извлечь из панельки, удалить конденсатор C4 в цепи сброса DDS-микросхемы, а вывод CS этой микросхемы отключить от общего провода. Выходы конвертора необходимо соединить с соответствующими входами микросхемы AD9951 (SDIO, CLK, FQ_UPD, RESET и CS) короткими проводниками.

Занинтересованные радиолюбители могут разработать собственную одноплатную конструкцию DDS-генератора для SDR-трансивера.

Выходной сигнал синтезатора подается на цифровой ВЧ фазовращатель (рис.4), выходы I и Q которого подключены к соответствующим входам квадратурного смесителя на микросхеме FST3253, применяемого в трансивере SDR-1000. Микросхему цифрового фазовращателя следует установить как можно ближе к узлу квадратурного смесителя.

Программное обеспечение конвертора кода поддерживает автономную работу DDS-микросхемы. Так, пока программа PowerSDR не запущена на компьютере или SDR-трансивер не подключен к LPT-порту, микроконт-

Рис. 4



роллер устанавливает для DDS-микросхемы множитель 5 и выходную частоту 4 МГц, что позволяет проконтролировать исправность конвертора и DDS-микросхемы.

1. Ю.Гончаренко, RV3DLX. SDR-трансивер своими руками: синтезатор частоты. — Радиомир. КВ и УКВ, 2008, №5.
2. Однополосный приемник. — Радиомир. КВ и УКВ, 2005, №9.
3. О.Шипилов. Основной тракт трансивера прямого преобразования “Пилигрим”. — Радиомир. КВ и УКВ, 2007, №№6 — 7.
4. <http://forum.cqham.ru/viewtopic.php?t=16212>
5. <http://eu1cc.qrz.ru>